Organizace U  S Kód
hodnocení
Skupina
oborů
Body
výsledku
Body
upravené
Podíl VOBody VOBody VO
upravené
H14
Masarykova univerzita / Fakulta informatiky1213 D 486.2050.5714.5713.546
Výsledky hodnocení dříve prezentovala speciální podoba stránek výskytů výsledků doplněná informacemi o hodnocení daného výskytu a výsledku. To zde supluji doplněním kopií stránek z rvvi.cz/riv z 18.12.2017 o relevantní údaje z dat H16. Najetí myší na kód či skupinu zobrazí vysvětlující text (u některých vyřazených není k dispozici). Čísla jsou oproti zdroji zaokrouhlena na 3 desetinná místa.

Executing Model Checking Counterexamples in Simulink (2012)výskyt výsledku

Identifikační kódRIV/00216224:14330/12:00057861
Název v anglickém jazyceExecuting Model Checking Counterexamples in Simulink
DruhD - Článek ve sborníku
Jazykeng - angličtina
Obor - skupinaI - Informatika
OborIN - Informatika
Rok uplatnění2012
Kód důvěrnosti údajůS - Úplné a pravdivé údaje o výsledku nepodléhající ochraně podle zvláštních právních předpisů.
Počet výskytů výsledku1
Počet tvůrců celkem5
Počet domácích tvůrců2
Výčet všech uvedených jednotlivých tvůrcůJiří Barnat (státní příslušnost: CZ - Česká republika, domácí tvůrce: A, vedidk: 5692792)
Luboš Brim (státní příslušnost: CZ - Česká republika, domácí tvůrce: A, vedidk: 6500773)
Jan Beran (státní příslušnost: CZ - Česká republika)
Tomáš Kratochvíla (státní příslušnost: CZ - Česká republika)
Italo Romani de Oliveira (státní příslušnost: BR - Brazilská federativní republika)
Popis výsledku v anglickém jazyceVerification of embedded systems has become increasingly important in many industrial domains. Safety critical embedded systems, such as those developed in aerospace industry, are regularly subject to automated formal verification process. In this paperwe extend our tool integration chain of parallel, explicit-state LTL model checker DIVINE and Matlab Simulink tool suit with an improved support of counterexample simulation. In particular, we show how to provide the verification engineer with a direct connection between the error discovered by the model checker and the simulation in Matlab Simulink. This work has been conducted within the Artemis project industrial Framework for Embedded Systems Tools (iFEST).
Klíčová slova oddělená středníkemLTL Model Checking; Simulink; Embedded Systems; DiVinE
Stránka www, na které se nachází výsledek-

Údaje o výsledku v závislosti na druhu výsledku

Název sborníkuIEEE Sixth International Symposium on Theoretical Aspects of Software Engineering
ISBN9780769547510
ISSN-
Počet stran výsledku4
Strana od-do245-248
Název nakladateleIEEE Computer Society
Místo vydáníNeuveden
Místo konání akceBeijing, China
Datum konání akce04.07.2012
Typ akce podle státní příslušnosti účastníkůWRD - Celosvětová
Kód UT WoS článku podle Web of Science-

Ostatní informace o výsledku

PředkladatelMasarykova univerzita / Fakulta informatiky
DodavatelGA0 - Grantová agentura České republiky (GA ČR)
Rok sběru2013
SpecifikaceRIV/00216224:14330/12:00057861!RIV13-GA0-14330___
Datum poslední aktualizace výsledku04.09.2013
Kontrolní číslo43536912

Odkazy na výzkumné aktivity, při jejichž řešení výsledek vznikl

Projekt podporovaný GA ČR v programu GAGAP202/11/0312 - Vývoj a verifikace softwarových komponent v zapouzdřených systémech (2011 - 2013)