| Údaje o výsledku |
| Identifikační kód | RIV/00216224:14330/12:00057861 |
| Název v původním jazyce | Executing Model Checking Counterexamples in Simulink |
| Druh | D - Článek ve sborníku |
| Jazyk | eng - angličtina |
| Obor | IN - Informatika |
| Rok uplatnění | 2012 |
| Kód důvěrnosti údajů | S - Úplné a pravdivé údaje nepodléhající ochraně podle zvláštních právních předpisů |
| Počet výskytů výsledku | 1 |
| Údaje z Hodnocení výsledků výzkumných organizací 2014 |
| Výsledek byl hodnocen v Pilíři I |
| Rozsah vyřazení výsledku | Tento výskyt výsledku není vyřazen |
| Zařazení výsledku v hodnocení | D - Článek ve sborníku |
| Skupina oboru v hodnocení | 04 - Technické a informatické vědy |
| Konkrétní způsob(y) hodnocení výsledku | Výsledek hodnocený již v předchozím hodnocení, body se přebírají |
| Bodové ohodnocení | 8,000 |
| Faktor korekce | 77,6 % |
| Body (upravené podle přílohy č. 8 Metodiky) | 6,205 |
| Rozdělení výsledku mezi předkladatele |
| Organizace | Výzkumná organizace? | Podíl | Body | Body (upravené podle přílohy č. 8 Metodiky) |
|---|
| Masarykova univerzita / Fakulta informatiky | ano | 57,1 % | 4,571 | 3,546 |
|
| Tvůrci výsledku |
| Počet tvůrců celkem | 5 |
| Počet domácích tvůrců | 2 |
| Tvůrce | Barnat Jiří (státní příslušnost: CZ - Česká republika; A - domácí tvůrce; G - garant výsledku; vedidk: 5692792) |
| Tvůrce | Brim Luboš (státní příslušnost: CZ - Česká republika; A - domácí tvůrce; vedidk: 6500773) |
| Tvůrce | Beran Jan (státní příslušnost: CZ - Česká republika) |
| Tvůrce | Kratochvíla Tomáš (státní příslušnost: CZ - Česká republika) |
| Tvůrce | de Oliveira Italo Romani (státní příslušnost: BR - Brazilská federativní republika) |
| Údaje blíže specifikující výsledek |
| Popis v původním jazyce | Verification of embedded systems has become increasingly important in many industrial domains. Safety critical embedded systems, such as those developed in aerospace industry, are regularly subject to automated formal verification process. In this paper we extend our tool integration chain of parallel, explicit-state LTL model checker DIVINE and Matlab Simulink tool suit with an improved support of counterexample simulation. In particular, we show how to provide the verification engineer with a direct connection between the error discovered by the model checker and the simulation in Matlab Simulink. This work has been conducted within the Artemis project industrial Framework for Embedded Systems Tools (iFEST). |
| Klíčová slova | LTL Model Checking; Simulink; Embedded Systems; DiVinE |
| Rozsah stran | 245-248 |
| Název sborníku | IEEE Sixth International Symposium on Theoretical Aspects of Software Engineering |
| Forma vydání | P - Tištěná verze „print“ |
| Počet stran výsledku | 4 |
| ISBN | 9780769547510 |
| Název nakladatele | IEEE Computer Society |
| Místo vydání | Neuveden |
| Místo konání akce | Beijing, China |
| Datum zahájení akce | 4.7.2012 |
| Typ akce podle státní příslušnoti účastníků | WRD - Světová |
| Údaje o tomto záznamu o výsledku |
| Předkladatel | Masarykova univerzita / Fakulta informatiky |
| Dodavatel | GA0 - Grantová agentura České republiky (GA ČR) |
| Rok sběru | 2013 |
| Systémové označení dodávky dat | RIV13-GA0-14330___/02:2 |
| Specifikace | RIV/00216224:14330/12:00057861!RIV13-GA0-14330___ |
| Kontrolní kód | [22C26730F1F6] |
| Jiný výskyt tohoto výsledku se v RIV nenachází |
| Odkazy na výzkumné aktivity, při jejichž řešení výsledek vznikl |
| Projekt | GAP202/11/0312 - Vývoj a verifikace softwarových komponent v zapouzdřených systémech (2011-2013, GA0/GA) |