Procesory AMD
Společnost AMD

AMD vznikla roku 1969. Během následujících 33 let tato firma vyrostla do "nadnárodních" měřítek s ročním ziskem až 4,6 miliardy dolarů. Začátky společnosti nebyly nijak velké. Firma při svém vzniku nejprve sídlila v obývacím pokoji jednoho ze spoluzakladatelů, Johna Careyho. Brzy se přemístila do dvou místností jedné společnosti v městě Santa Clara. Od září 1969, kdy AMD zvýšila kapitál k tomu, aby mohla začít výrobu, se již stěhovala do svého prvního trvalého sídla v Sunnyvale, Thompson Place 901. Během prvního roku neměla firma většinu svých výrobků vlastní výroby, ale přetvářela výrobky jiných společností tak, že jim zvyšovala rychlost a zlepšovala různé parametry. Navíc firma AMD stanovila na všechny své "výrobky" následující záruku. Všechny měly být vyrobeny (upraveny) a testovány podle normy MIL-STD-883, aniž by se tato činnost omezovala jen na konkrétní část zákazníků a aniž by se tato záruka odrážela v koncové ceně. O velkém růstu firmy svědčí i to, že ke konci své pětileté existence měla již 1500 zaměstnanců, sortiment přesahoval 200 různých výrobků a roční obrat vzrostl na přibližně 26,5 mil. dolarů.

Přehled "významných dat"
Zdroj:  www.amd.com; www.amd.sk
Minislovníček k mikroprocesorům
Instrukce

Mikroprocesory se dělí na řady CISC (Complete Instruction Set Computer) a RISC (Reduced Instruction Set Computer). U architektury RISC je pouze základní malá sada instrukcí, se kterou si programátor musí vystačit a u CISCu je instrukční sada rozšířena o předem předprogramované (makro) instrukce. Programátor má pak práci v mnoha případech ušetřenu. Rozdíl je také v tom, že RISC sada má pevnou délku instrukce, avšak CISC sada má délku instrukce proměnou. A právě kvůli tomuto se přistoupilo k překladu instrukcí. Pro mikroprocesor je mnohem jednodušší zpracovávat instrukce s pevnou délkou než proměnnou délkou. Proto se začaly instrukce u mikroprocesorů dekódovat a vnitřně převádět na instrukce blízké sadě RISC. Pro výběr a dekódování instrukcí slouží modul Decode unit. Všichni hlavní výrobci procesorů nazvali tento modul stejně, avšak každý z nich instrukce dekóduje svým vlastním způsobem.

MMX

Instukce MMX, v roce 1995, znamenaly razantní rozvoj procesorů. Poprvé byly MMX instrukce použity v procesoru Intel Pentium MMX 166 MHz. K původním instrukcím bylo přidáno 57 instrukcí nových. Ty se používají hlavně pro zvýšení výkonu v multimediálních aplikacích (např. kompresi a dekompresi zvukových a obrazových dat (MP3, MPEG), syntéze a rozpoznávání hlasu, výpočty 3D scény nebo komunikačních algoritmů). Později byly k MMX přidány instrukce SIMD, které dovolovaly zpracovávat více celých čísel najednou. Zavedením těchto instrukcí se mj. zvýšila rychlost výpočtů s plovoucí čárkou.

3DNow!

Po MMX instrukcích přišly v roce 1998 další instrukce s názvem 3DNow!. Jedná se o 21 nových instrukcí, které urychlují 3D grafiku. Později byly tyto instrukce dále rozšířeny a pojmenovány enhanced 3DNow!.

L1 a L2 cache

L1 cache je uvnitř procesoru a běží na jeho plné frekvenci. L2 cache je u většiny novějších procesorů také integrována v procesoru a slouží ke komunikaci s pamětí počítače. Některé procesory L2 cache nemají (důvodem je její cena). Chybějící paměť se tak může projevovat v snížení rychlosti běhu programu. Oproti L1 cache běží L2 cache na externí frekvenci, která může být různá od frekvence procesoru. Následující obrázek popisuje komunikaci mezi L1, L2 pamětmi a procesorem:

Komunikace mezi L1, L2 pametmi a procesorem
Velikosti L1 a L2 cache jednotlivých procesorů
CPU
Velikost cache
80486DX4
16 KB L1
AMD K6 a K6-2
64 KB L1
AMD K6-3
64 KB L1 + 256 KB L2
AMD K7 Athlon
128 KB L1 + 512 KB L2
AMD K7 Thunderbird
128 KB L1 cache + 256 KB L2 cache (64-bit. průchodnost L2)
AMD K7 Duron
128 KB L1 cache + 64 KB L2 cache (64-bit. průchodnost L2)
Zdroj:  www.pslib.cz
AMD K5
přišel po procesorech 486. K označení se používá PR (Pentium Rating) jako u procesorů Cyrix 6x86, avšak FPU je výkonnější (než u 6x86). Má 4,3 mil. tranzistorů. Na trhu se prodával ve frekvencích od PR75 do PR166. AMD K5 je více přetaktovatelný než procesory 6x86. Cena byla v době uvedení na trh mnohem nižší než u Pentií. Frekvence: K5 PR75, K5 PR 90, K5 PR 100, K5 PR 120, K5 PR 133, K5 PR 166.
AMD K5
AMD K6
je vyroben 0,25µ technologií, základem designu NextGen 686. Má 8,8 mil. tranzistorů, 64 KB L1 cache (32 KB instrukční, 32 KB datová) a obsahuje instrukce MMX. V některých aplikacích dokonce předčí procesor Intel Pentium MMX. Rozdíl mezi FPU není příliš velký. 166 a 200 MHz verze potřebují 2,9 V, 233 MHz verze pak již 3,2 V. Určen je pro Socket 7. Procesor lze přetaktovat minimálně o jednu úroveň.
AMD K6
AMD K6-2/K6-III
K6-2 má oproti Pentiu MMX navíc instrukce 3DNow!, které slouží převážně pro rychlejší chod her. Frekvence prvních verzí jsou 266 a 300 MHz. K6-2 měla být konkurentem Intel Pentia II. Výkonější je pouze v některých aplikacích a hrách díky podpoře instrukcí 3DNow!. Aby mohly být tyto instrukce využívány, je nutno mít nainstalovánu nejnovější verzi Direct X (podpora je zabudována od verze 6). Pro úspěšnou instalaci je potřeba nastavit na základní desce duální napájení. Procesor je určen pro patice Socket 7. AMD K6-2 vyžaduje 2,2 V napětí a 100 MHz (starší verze 66 MHz) frekvenci sběrnice.
Firma AMD používala na tyto procesory 0,35µ a 0,25µ výrobu. K6-2 není tak dobře taktovatelný jako Intel Celeron či Intel Pentium MMX. Mimoto AMD uvedla na trh procesor AMD K6-III, který je stejný jako K6-2, ale má 256 KB L2 cache integrovánu přímo na chipu. Modely K6-2+ a K6-III+ jsou mobilní a mají tedy nižší nároky na napětí (vhodné pro použití do notebooků apod.).
Vlastnosti procesoru:
AMD K6-2
Modely AMD K6-2:
  1. Model 6 (AMD-K6-2) - procesor je vyroben 0,35 mikronovou technologií
  2. Model 7 (AMD-K6-2) - procesor je vyroben 0,25 mikronovou technologií
  3. Model 8 (AMD-K6-2) - procesor je taktéž vyroben 0,25 mikronovou technologií, podporuje 3DNow! a 100 MHz sběrnici. K tomuto modelu existují další podverze - 8/8, 8/9, 8/A, 8/B, 8/C, 8/D, 8/E, 8/F, 8/0, 8/1, 8/2, 8/3, 8/4, 8/5, 8/6, 8/7 - které mají další vylepšení
  4. Model 9 (AMD-K6-III) - procesor je vyroben 0,25 mikronovou technologií, obsahuje 3DNow!, podporu 100 MHz sběrnice a má 256 KB L2 cache.
AMD Athlon
se stal velkým konkurentem firmě Intel. Dnešní frekvence dosahují 2 GHz. Tímto procesorem také firma AMD rozpoutala "cenovou válku" (AMD chce být o 1/4 levnější než Intel).
Na vývoji spolupracovala AMD s tvůrci RICS procesoru Alpha. Po něm také "zdědil" sběrnici EV6. AMD Athlon se vyrábí 0,18µ a 0,13µ technologií, má 10-stupňový rozklad instrukcí (pipeline), 3 AL (arithmeticko-logické) jednotky, 3 AG (adress generation) jednotky a 3 FP (floating-point) jednotky. Všechny jsou zapojeny paralelně. Určen je původně pro Slot A, dnes nahrazen paticí Socket A. Procesory z FAB 30 v Drážďanech mají již místo hliníkových spojů měděné (umožňuje dosahování vyšších frekvencí a snižuje množství emitovaného tepla).
Vlastnosti procesoru:
AMD Athlon
AMD Thunderbird
Červen 2000 se stal důležitým měsícem pro společnost AMD - byla uvedena nová verze Slot A Athlonu se jménem Thunderbird (256 KB L2 cache) a na trhu se také objevila nová patice s názvem Socket A (423 pinů). VIA při této příležitosti uvedla nové chipsety - VIA Apollo KT133, KM133, ...
Co je nového u procesoru AMD Thunderbird?
Thunderbird obsahuje 256 KB L2 cache, která běží na plné frekvenci procesoru a je umístěna přímo na kartě u procesoru. Thunderbird z Drážďan již obsahuje měděné kontakty.
Vlastnosti procesoru:
AMD Thunderbird
AMD Duron
Firma AMD vymyslela novou strategii - vyrobit levnější procesor než je Thunderbird se jménem Duron, který obsahuje stejnou architekturu jako procesor AMD Thunderbird, ale díky menší velikosti L2 cache a menší velikosti jádra podstatně snížit cenu. Duron vyniká, stejně jako Thunderbird, velice silným matematickým koprocesorem FPU (výpočty s plovoucí desetinnou čárkou) a díky tomu má dobré uplatnění v 3D hrách, dekódování DVD, MP3 apod. Procesor dostal v průběhu své životní cesty nové jádro - Morgan. Nový Duron má o 180 000 tranzistorů více než jeho předchůdce s jádrem Spitfire. Nově jsou naimplementovány instrukce SSE (procesory Intel). Obsahuje hardwarový "Auto prefetch" (předzásobení daty - lepší práce s pamětí). Má sníženou spotřebu o 20% a je vybaven interní termální diodou - jedná se o vnitřní polovodičové teplotní čidlo. Procesor se dá velmi dobře přetaktovat. V současnosti firma AMD ukončila výrobu těchto procesorů.
Vlastnosti procesoru:
AMD Duron
AMD Athlon XP, MP a Athlon 4
AMD nové jádro implementovalo do desktopových procesorů, mobilních procesorů pro notebooky a vysokovýkonných procesorů pro servery. Tak se objevily celkem tři Athlony - Athlon XP (desktopy), Athlon MP (servery a pracovní stanice) a Athlon 4 (notebooky).
Hlavním důvodem inovace původního jádra byla možnost dalšího dosahování vyšších frekvencí. Z hlediska výkonu procesoru přibyla funkce Hardware data prefetch, což je automatické "předzásobování" procesoru daty. Obvody procesorů tedy načítají data s předstihem, což v některých případech vede ke zvýšení propustnosti pamětí.
Další novinkou je přidání Translation Look aside (TLB) bufferů, které minimalizují čekací stavy v okamžiku, kdy procesor požaduje nová data. Tato a předchozí novinka patří do tzv. Quantispeed technologie. Quantispeed je marketingovým pojmenováním několika klíčových technologií, jež používá jádro nového Athlonu. Patří do nich také Superskalární jednotka FPUparalelní mikroarchitektura jádra umožňující provedení více instrukcí v jednom cyklu (zvyšuje se tak index IPC - Instructions Per Cycle).
Poslední inovace jádra směřovala ke zlepšení kompatibility s kódem optimalizovaným pro Pentia III - tím je rozšíření instrukcí 3D Now! (nyní s přívlastkem Professional) o instrukce SSE (Streaming SIMD Extension).
AMD Athlon XP
AMD Ahlon XP Palomino
Procesor Athlon se dočkal další důležité inovace tím, že mu bylo dáno nové jádro Palomino. V čem se upravený procesor liší? První změna se týká L1 cache, konkrétně maximálního počtu záznamů v Translation Look-aside Bufferu (TLB) a její organizace. Maximální počet záznamů v L1 datovém TLB byl zvýšen z 32 na 40 položek. Navíc se jak instrukční, tak datový TLB v L2 staly exkluzivními, což zn., že data obsažená v L1 TLB nejsou v L2, což vede v k většímu celkovému počtu záznamů. Dále byla přidána Hardware Prefetch. O co vlastně jde? Při spouštění programu procesor vyžaduje data. Pokud je nemá v interní cache, musí až do paměti skrz FSB a řadič v severním můstku čipové sady. To je dost zdlouhavé a procesor mezitím čeká a nic nedělá. Po přečtení se data okopírují do cache pro několikanásobné zrychlení přístupu. Prefetch klade velké nároky na paměťový subsystém a jeho výhody jsou nejvýraznější při použití pamětí s velkou propustností (DDR SDRAM, dvojkanálový SDRAM atd.).
Přibyla i nová verze instrukcí 3Dnow! Professional, kdy se původní sada rozšířila o 52 instrukcí a tím se doplnila z částečné podpory SSE z Athlonu na podporu úplnou.
Nové Palomino má také teplotní čidlo. Je tak možné měřit teplotu čipu přímo uvnitř jádra. Maximální přípustná teplota je 95°C, stejně jako u měděného Thunderbirdu. Vizuálně se Palomino liší od Thunderbirdu čtvercovým jádrem o velikosti cca. 128mm2 oproti 119,77mm2 Thunderbirdu. Počet tranzistorů zůstal "téměř" nezměněn, zvýšil se o půl miliónu na 37,5 mil. Inovovaný Athlon dále podporuje energii šetřící technologii PowerNow! - tato technologie umožňuje měnit násobič za chodu pro dosažení optimálního poměru výkon/spotřebovaná energie. Procesor při malém vytížení přejde na nižší frekvence a tak nepotřebuje tolik energie jako při plném výkonu (výhodné pro mobilní zařízení bez možnosti trvalého připojení do elektrické sítě).
AMD Athlon XP Thoroughbred/Barton
Procesor Athlon XP s jádrem Thoroughbred je nástupcem Athlonu XP s jádrem Palomino. Nové jádro je vyráběno 0,13µ technologií, která umožňuje zmenšit jádro procesoru o 30% (čím menší jádro, tím větší vytíženost procesoru). Další výhodou je menší spotřeba energie a hlavně možnost pracovat na vyšších frekvencích než 0,18µ Palomino. Plocha jádra se zmenšila z 128 mm2 na 80 mm2. V budoucnu by se měl další inovací tohoto jádra stát procesor se jménem Barton, vyráběný taktéž 0,13µ, avšak SOI technologií (Silicon on Insulator - křemík na izolantu) spolu s 512 kB L2 cache.
AMD K8 Hammer (AMD Opteron)
Procesory s kódovým označením SledgeHammerClawHammer jsou první 64-bitové procesory firmy AMD. Jejich základ tvoří architektura x86-64, jsou vyráběny 0,13µ (chystá se 0,09µ) a SOI technologií (Silicon on Insulator - křemík na izolantu). Nejedná se o čistě 64-bitový procesor jako v případě Intel Itania, ale procesor zvládá jak 64-bitový, tak 32-bitový kód. Zpětná kompatibilita je lepší než u procesorů firmy Intel. Jedná se o zbrusu nový procesor, který má vlastní patici i čipsety.
Systémy s procesorem ClawHammer podporují Dual processoring, neboli dva procesory na jedné desce. Procesor je zaměřen hlavně na pracovní stanic a nejvýkonnější desktopy, používá patici Socket 756, má 256 kB L2 cache (v budoucnu nelze vyloučit ani 512 kB). Současně s ClawHammerem byl v únoru 2002 představen (uvedení procesoru na trh se plánuje na jaro 2003) procesor AMD Opteron (zatím známý jako SledgeHammer), který je určen výhradně pro serverou oblast. Má mít až 1 MB L2 cache a podporovat zapojení až 8 procesorů současně na jedné základní desce. Usazuje se do patice Socket 940. Cílem AMD je konkurovat procesorům Intel Itanium (s jádrem McKinley i Medison) a Sparc od firmy Sun.
Začátek vývoje těchto procesorů se datuje na rok 1996 - 1997. Hlavní práce začaly v roce 1998. Vedoucím vývojového týmu se stal nynější víceprezident AMD Dirk Meyer. Vývojářská práce trvala přibližně tři roky a byla ukončena v létě 2001. Další z těch, kteří se významnou měrou podíleli nebo podílejí na procesorech Hammer, jsou Fred Weber, který přišel do AMD z NexGenu (v minulosti měl podíl na vývoji K6 i Athlonu a po povýšení Dirka Meyera se stal šéfem vývoje K8), Jim KellerDavid Witt.
AMD K8 ClawHammer
V čem jsou procesory Hammer výjimečné?
Procesor se skládá z 32/64-bitového jádra, integrovaného řadiče DDR SDRAM pamětí, L1 cache datové a instrukční, L2 cache a řadiče systémové sběrnice HyperTransport. Podporuje 32 i 64-bitové instrukce, má zdvojené jádro a to tak, že každá část pracuje nezávisle na sobě. Procesoru byla zdvojnásobena "paralelicita" a je schopen souběžně v jednom taktu zpracovat dvakrát tolik instrukcí než Athlon na stejné frekvenci. L1 cache je stejně velká jako u nynějších procesorů Athlon. Integrovaná L2 cache je zvětšena na 1024 KB. Paměťový řadič podporuje paměti PC1600, PC2100, PC2700. Obsahuje plnou verzi instrukcí SSE a SSE 2.
X86-64TM
x68-64 je zamýšleno jako "drobné" rozšíření současné instrukční sady. Tato technologie přináší 64-bitové "flat" adresování, 8 nových "general-purpose" registrů (GPR), 8 nových registrů pro "streaming SIMD" instrukce (SSE) a "instruction pointer" rozšířený na 64 bitů. Toto "rozšíření" se snaží odstranit problém současné instrukční sady v podobě nedostatku registrů.
K využití nových vlastností je potřeba, aby procesor pracoval v novém režimu nazvaném Long Mode. Ten umožňuje, v kombinaci s 64-bitovým "Long Mode enabled" operačním systémem, spouštění 64-bitových aplikací nebo práci v kompatibilním módu.
V novém režimu lze využívat 64-bitové adresování a 64-bitové registry včetně registrů nových. V kompatibilním režimu se procesor chová jako běžný x86. Přepínání režimů by mělo být pružné přibližně tak, jako mezi 16 a 32-bitovými aplikacemi.
Legacy mód je standardní x86 mód ("protected" nebo "real"), kdy stačí současný operační systém, ale není možné se přepnout do "Long Módu" a využít vylepšení.
Pokud jde o správu pamětí, v novém režimu se 64-bitové rozšíření týká pouze přímého režimu adresování, segmentované adresování není vůbec podporováno.
Registry
X86-84 Registry
Šedou barvou je znázorněno rozšíření v "Long Mode x68-64". General-purpose registry (GPR) jsou rozšířeny z 32 bitů na 64 a přibyly registry R8R15 (pouze 64-bitové). Registry pro MMX (MM0-7) spolu s "floating-point" zůstávají beze změny. K osmi 128bit registrům SSE (XMM0-7) přibylo dalších osm. "Instruction Pointer" je rozšířen na 64 bitů. GPR si zachovaly původní názvy a přibyly názvy pro 64-bitové registry nové.
Registr RAX se skládá ze spodních osmi bitů AL, horních osmi bitů AH, spodních 16 bitů se označuje AX a spodních 32 bitů pak EAX (zde tedy žádná změna). Co se týče přechodů mezi jednotlivými režimy, tak při přechodu z "Long Mode" na kompatibilní mód se horních 32 bitů RAX ztratí a v 64-bitovém režimu jsou zase 32-bitová data automaticky doplněna nulami do 64 bitů.
Jak již bylo dříve naznačeno, procesor pracuje ve třech módech - 64-bitový mód (64-bitový operační systém a 64-bitový program), Compatibility mód (64-bitový OS a "starý" 32 nebo 16-bitový program) a Legacy mód ("starý" 32-bitový OS a "starý" 32 nebo 16-bitový program). Všechny registry procesor využije jen v 64-bitovém módu, v jiných módech se procesor chová jako klasický 32-bitový (tj. bez dalších registrů).
Pipeline
Oproti K7 má procesor Hammer 12-stupňový rozklad instrukcí. Díky tomu může mít až o 20% vyšší frekvenci, avšak IPC se může (počet instrukcí vykonaných v jednom hodinovém cyklu) snížit.
Délka pipeline pro celočíselné operace
Cykl
Architektura K7
Architektura K8
1
Fetch
Fetch 1
2
Scan
Fetch 2
3
Align 1
Pick
4
Align 2
Decode 1
5
EDEC
Decode 2
6
IDEQ/Rename
Pack
7
Schedule
Pack/Decode
8
AGU/ALU
Dispatch
9
L1 Address Generation
Schedule
10
Data Cache
AGU/ALU
11
 
Data Cache 1
12
 
Data Cache 2
Stejnou barvou jsou vyznačeny stupně, které vykonávají přibližně stejné funkce.
Ve stupni Fetch se přenáší instrukce z datové L1 cache k překladačům (tzv. decoders). Zde jsou ve stupni Pick připraveny k prvnímu dekódování. Stupně Decode 1Decode 2 instrukci nepřekládají, ale sbírají o ní informace. Poté je instrukce ve stupni Pack/Decode přeložena na tzv. Macro-Ops. Následně jsou již instrukce připraveny na vstup do vykonávací jednotky ALU (případně FPU). Po provedení zamíří hotová data do cache.
Prodloužení pipeline však neznamená jen zvýšení frekvence, ale také možnost ztráty výkonu při špatném odhadu větvení programu. Hammer je díky delší "trubce" penalizován o 20% více než Athlon. Aby se množství takových chyb minimalizovalo, bylo nutné zlepšit předpovídaní programu.
Proč? Protože moderní procesory zpracovávají instrukce out-of-order (mimo pořadí). V praxi to funguje tak, že jestliže se objeví instrukce vyžadující data, která procesor nemá, je nutné vyčkat, než se je podaří získat. Protože paměť počítače je relativně pomalá, může toto čekání trvat až stovky cyklů. Novější procesory proto řeší situaci tak, že mezitím počítají dopředu jiné instrukce z pořadníku. Toto je zcela v pořádku za předpokladu, že výsledek jedné instrukce nezávisí na výsledku jiné instrukce. Protože jsou ale v programech velmi často podmínky, procesor by toho moc nespočítal, pokud by měl u každé podmínky čekat, která větev je následující. Proto se předem (ještě před skutečným dopočítáním výsledku) odhadne, která větev s největší pravděpodobností bude následovat a tato větev se začne počítat. Pokud se po spočtení prokáže, že odhad byl správný, procesor již bude mít část této větve vypočítánu. V případě neúspěchu musí vyprázdnit pipeline a začít počítat znovu. Tedy, čím delší je pipeline, tím déle trvá její znovunaplnění. Úspěšnost předpovědi je však značně vysoká, např. u Athlonu přibližně 92% - 93%.
Buffery
Do instrukční L1 cache (TLB - Translation Look-aside Buffer) bylo přidáno 16 nových bufferů (celkem 40), datová L1 cache však zůstala stejná (rovněž 40 bufferů jako u Athlonu). U L2 cache se počet bufferů zdvojnásobil (z 256 na 512). Samotným přidáním TLB se snižuje čekací doba na data a tím se urychluje propustnost dat jak v procesoru, tak i mimo něj (zejména při práci s pamětí).
Práce s pamětí
Hammer má paměťový ovladač integrován přímo v jádře procesoru. Jedná se o revoluční záležitost. Základní desky již tedy nebudou mít "northbridge" spojující paměť s procesorem FSB sběrnicí. Vše půjde přes HyperTransport. Integrovaný paměťový kontrolér tak zvyšuje propustnost pamětí a snížuje čekací doby (latence). V budoucnu by se díky tomu z klasické paměti o velikosti několika set MB mohla stát cache třetí úrovně.
Zdroj: pcztuning.zive.cz
AMD má současné sídlo ve městě Sunnyvale, stát California, USA:
One AMD Palce
P.O. Box 3453
Sunnyvale, CA
94088
10. května 2002
mail