RIV/00216224:14330/13:00070191 - LTL Model Checking of Parallel Programs with Under-Approximated TSO Memory Model (2013)

Údaje o výsledku
Identifikační kódRIV/00216224:14330/13:00070191
Název v původním jazyceLTL Model Checking of Parallel Programs with Under-Approximated TSO Memory Model
DruhD - Článek ve sborníku
Jazykeng - angličtina
OborIN - Informatika
Rok uplatnění2013
Kód důvěrnosti údajůS - Úplné a pravdivé údaje nepodléhající ochraně podle zvláštních právních předpisů
Počet výskytů výsledku1
Údaje z Hodnocení výsledků výzkumných organizací 2014
Výsledek byl hodnocen v Pilíři I
Rozsah vyřazení výsledkuTento výskyt výsledku není vyřazen
Zařazení výsledku v hodnoceníD - Článek ve sborníku
Skupina oboru v hodnocení04 - Technické a informatické vědy
Konkrétní způsob(y) hodnocení výsledkuČlánek ve sborníku evidovaném v databázi Scopus
Bodové ohodnocení8,000
Faktor korekce50,1 %
Body (upravené podle přílohy č. 8 Metodiky)4,009
Rozdělení výsledku mezi předkladatele
OrganizaceVýzkumná organizace?PodílBodyBody (upravené podle přílohy č. 8 Metodiky)
Masarykova univerzita / Fakulta informatikyano100,0 %8,0004,009
Tvůrci výsledku
Počet tvůrců celkem3
Počet domácích tvůrců3
TvůrceBarnat Jiří (státní příslušnost: CZ - Česká republika; A - domácí tvůrce; vedidk: 5692792)
TvůrceBrim Luboš (státní příslušnost: CZ - Česká republika; A - domácí tvůrce; vedidk: 6500773)
TvůrceHavel Vojtěch (státní příslušnost: CZ - Česká republika; A - domácí tvůrce; vedidk: 3095673)
Údaje blíže specifikující výsledek
Popis v původním jazyceModel checking of parallel programs under relaxed memory models has been so far limited to the verification of safety properties. Tools have been developed to automatically synthesise correct placement of synchronisation primitives to reinstate the sequential consistency. However, in practice it is not the sequential consistency that is demanded, but the correctness of the program with respect to its specification. In this paper, we introduce a new explicit-state Linear Temporal Logic model checking procedure that allows for full verification of programs under approximated Total Store Ordering memory model. We also present a workflow of automated procedure to place the synchronisation primitives into the system under inspection to make it satisfy the given specification under the approximated memory model. Our experimental evaluation has been conducted within DiVinE, our parallel and distributed-memory LTL model checker.
Klíčová slovaLTL model checking; divine model checker; relaxed memory model
Název sborníkuProceedings of Application of Concurrency to System Design, 2013
Rozsah stran51-59
Forma vydáníP - Tištěná verze „print“
ISSN1550-4808
ISBN9780769550350
Počet stran výsledku9
Název nakladateleIEEE Computer Society
Místo vydáníBarcelona
Místo konání akceBarcelona
Rok konání akce2013
Typ akce podle státní příslušnoti účastníkůWRD - Světová
DOI výsledku10.1109/ACSD.2013.8
Údaje o tomto záznamu o výsledku
PředkladatelMasarykova univerzita / Fakulta informatiky
DodavatelMSM - Ministerstvo školství, mládeže a tělovýchovy (MŠMT)
Rok sběru2014
Systémové označení dodávky datRIV14-MSM-14330___/01:1
SpecifikaceRIV/00216224:14330/13:00070191!RIV14-MSM-14330___
Kontrolní kód[3001B20CB6B5]
Jiný výskyt tohoto výsledku se v RIV nenachází
Odkazy na výzkumné aktivity, při jejichž řešení výsledek vznikl
ProjektLG13010 - Zastoupení ČR v European Research Consortium for Informatics and Mathematics (2013-2015, MSM/LG)
I - Instit. podpora na rozvoj výzkumné organizace