| Identifikační kód | RIV/00216224:14330/13:00065527 |
|---|
| Název v anglickém jazyce | Fault Collapsing and Test Generation for a Circuits |
|---|
| Druh | D - Článek ve sborníku |
|---|
| Jazyk | eng - angličtina |
|---|
| Obor - skupina | I - Informatika |
|---|
| Obor | IN - Informatika |
|---|
| Rok uplatnění | 2013 |
|---|
| Kód důvěrnosti údajů | S - Úplné a pravdivé údaje o výsledku nepodléhající ochraně podle zvláštních právních předpisů. |
|---|
| Počet výskytů výsledku | 2 |
|---|
| Počet tvůrců celkem | 2 |
|---|
| Počet domácích tvůrců | 2 |
|---|
| Výčet všech uvedených jednotlivých tvůrců | Moslem Amiri (státní příslušnost: IR - Íránská islámská republika, domácí tvůrce: A, vedidk: 8788685)
Václav Přenosil (státní příslušnost: CZ - Česká republika, domácí tvůrce: A, vedidk: 9770550) |
|---|
| Popis výsledku v anglickém jazyce | A novel method to generate a complete list of faults and their corresponding test vectors for a gate-level circuit is presented. This method creates the distinguishable faults of a circuit based on the paths they propagate, along with the test vector(s)for each fault. While the other available methods for fault list and test vector generation are expensive, this method tries to reduce the cost by avoiding all the unnecessary steps and merging the two tasks together. |
|---|
| Klíčová slova oddělená středníkem | Fault list generation; test vector generation; fault paths |
|---|
| Stránka www, na které se nachází výsledek | - |
|---|